XCVU9P-2FLGA2104I – Circuite integrate, încorporate, FPGA (Field Programmable Gate Array)
Atributele produsului
TIP | DESCRIERE |
Categorie | Circuite integrate (CI) |
Mfr | AMD |
Serie | Virtex® UltraScale+™ |
Pachet | Tavă |
Stare produs | Activ |
DigiKey programabil | Nu e verificat |
Numărul de LAB/CLB | 147780 |
Numărul de elemente/celule logice | 2586150 |
Total biți RAM | 391168000 |
Număr de I/O | 416 |
Tensiune - Alimentare | 0,825 V ~ 0,876 V |
Tip de montare | Montaj de suprafață |
Temperatura de Operare | -40°C ~ 100°C (TJ) |
Pachet / Cutie | 2104-BBGA, FCBGA |
Pachetul dispozitivului furnizorului | 2104-FCBGA (47,5x47,5) |
Numărul produsului de bază | XCVU9 |
Documente și media
TIP DE RESURSA | LEGĂTURĂ |
Foi de date | Fișă de date Virtex UltraScale+ FPGA |
Informații de mediu | Xiliinx RoHS Cert |
Modele EDA | XCVU9P-2FLGA2104I de la SnapEDA |
Clasificări de mediu și export
ATRIBUT | DESCRIERE |
Stare RoHS | Conform ROHS3 |
Nivelul de sensibilitate la umiditate (MSL) | 4 (72 de ore) |
ECCN | 3A001A7B |
HTSUS | 8542.39.0001 |
FPGA-uri
Principiul de funcționare:
FPGA-urile folosesc un concept precum Logic Cell Array (LCA), care constă intern din trei părți: Blocul Logic configurabil (CLB), Blocul de intrare și ieșire (IOB) și Interconectarea internă.Field Programmable Gate Arrays (FPGA) sunt dispozitive programabile cu o arhitectură diferită de circuitele logice tradiționale și matricele de porți, cum ar fi dispozitivele PAL, GAL și CPLD.Logica FPGA este implementată prin încărcarea celulelor de memorie statică internă cu date programate, valorile stocate în celulele de memorie determină funcția logică a celulelor logice și modul în care modulele sunt conectate între ele sau la I/ O.Valorile stocate în celulele de memorie determină funcția logică a celulelor logice și modul în care modulele sunt legate între ele sau la I/O-uri și în cele din urmă funcțiile care pot fi implementate în FPGA, ceea ce permite programare nelimitată. .
Design cip:
În comparație cu alte tipuri de design de cip, este de obicei necesar un prag mai mare și un flux de proiectare de bază mai riguros în ceea ce privește cipurile FPGA.În special, designul ar trebui să fie strâns legat de schema FPGA, ceea ce permite o scară mai mare de design special de cip.Folosind Matlab și algoritmi speciali de proiectare în C, ar trebui să fie posibil să se realizeze o transformare lină în toate direcțiile și astfel să se asigure că este în conformitate cu gândirea curentă de proiectare a cipurilor.Dacă acesta este cazul, atunci este de obicei necesar să ne concentrăm pe integrarea ordonată a componentelor și pe limbajul de proiectare corespunzător pentru a asigura un design de cip utilizabil și lizibil.Utilizarea FPGA permite depanarea plăcii, simularea codului și alte operațiuni de proiectare aferente pentru a se asigura că codul curent este scris într-un fel și că soluția de proiectare îndeplinește cerințele specifice de proiectare.În plus, algoritmii de proiectare ar trebui să fie prioritizați pentru a optimiza designul proiectului și eficacitatea funcționării cipului.În calitate de designer, primul pas este construirea unui modul algoritm specific la care este legat codul cipului.Acest lucru se datorează faptului că codul pre-proiectat ajută la asigurarea fiabilității algoritmului și optimizează semnificativ designul general al cipului.Cu depanarea completă și testele de simulare, ar trebui să fie posibil să se reducă timpul ciclului consumat în proiectarea întregului cip la sursă și să se optimizeze structura generală a hardware-ului existent.Acest nou model de proiectare a produsului este adesea folosit, de exemplu, atunci când se dezvoltă interfețe hardware non-standard.
Principala provocare în proiectarea FPGA este familiarizarea cu sistemul hardware și cu resursele sale interne, pentru a se asigura că limbajul de proiectare permite coordonarea eficientă a componentelor și pentru a îmbunătăți lizibilitatea și utilizarea programului.Acest lucru impune, de asemenea, cerințe mari asupra designerului, care trebuie să câștige experiență în mai multe proiecte pentru a îndeplini cerințele.
Proiectarea algoritmului trebuie să se concentreze pe caracterul rezonabil pentru a asigura finalizarea finală a proiectului, pentru a propune o soluție la problemă bazată pe situația reală a proiectului și pentru a îmbunătăți eficiența operațiunii FPGA.După determinarea algoritmului ar trebui să fie rezonabil pentru a construi modulul, pentru a facilita proiectarea codului mai târziu.Codul pre-proiectat poate fi utilizat în proiectarea codului pentru a îmbunătăți eficiența și fiabilitatea.Spre deosebire de ASIC, FPGA-urile au un ciclu de dezvoltare mai scurt și pot fi combinate cu cerințe de proiectare pentru a schimba structura hardware-ului, ceea ce poate ajuta companiile să lanseze noi produse rapid și să răspundă nevoilor dezvoltării interfețelor non-standard atunci când protocoalele de comunicație nu sunt mature.