order_bg

produse

Chipuri IC cu circuit integrat one spot buy EPM240T100C5N IC CPLD 192MC 4.7NS 100TQFP

scurta descriere:


Detaliile produsului

Etichete de produs

Atributele produsului

TIP DESCRIERE
Categorie Circuite integrate (CI)  Încorporat  CPLD (dispozitive logice programabile complexe)
Mfr Intel
Serie MAX® II
Pachet Tavă
Pachet standard 90
Stare produs Activ
Tip programabil În sistem programabil
Timp de întârziere tpd(1) Max 4,7 ns
Alimentare cu tensiune – internă 2,5 V, 3,3 V
Numărul de elemente/blocuri logice 240
Numărul de macrocelule 192
Număr de I/O 80
Temperatura de Operare 0°C ~ 85°C (TJ)
Tip de montare Montaj de suprafață
Pachet / Cutie 100-TQFP
Pachetul dispozitivului furnizorului 100-TQFP (14×14)
Numărul produsului de bază EPM240

Costul a fost una dintre problemele majore cu care se confruntă cipurile ambalate 3D, iar Foveros va fi prima dată când Intel le va produce în volum mare datorită tehnologiei sale de ambalare de vârf.Intel, cu toate acestea, spune că cipurile produse în pachetele 3D Foveros sunt extrem de competitive la preț cu design-urile standard de cip - și în unele cazuri pot fi chiar mai ieftine.

Intel a proiectat cipul Foveros pentru a fi cât mai ieftin posibil și pentru a îndeplini în continuare obiectivele de performanță declarate ale companiei - este cel mai ieftin cip din pachetul Meteor Lake.Intel nu a împărtășit încă viteza interconectarii Foveros / țiglă de bază, dar a spus că componentele pot rula la câțiva GHz într-o configurație pasivă (o declarație care implică existența unei versiuni active a stratului intermediar pe care Intel îl dezvoltă deja ).Astfel, Foveros nu solicită proiectantului să facă compromisuri cu lățimea de bandă sau constrângerile de latență.

Intel se așteaptă, de asemenea, ca designul să se extindă bine atât în ​​ceea ce privește performanța, cât și costul, ceea ce înseamnă că poate oferi design-uri specializate pentru alte segmente de piață sau variante ale versiunii de înaltă performanță.

Costul nodurilor avansate per tranzistor crește exponențial pe măsură ce procesele cu cipuri de siliciu se apropie de limitele lor.Și proiectarea de noi module IP (cum ar fi interfețele I/O) pentru noduri mai mici nu oferă o rentabilitate prea mare a investiției.Prin urmare, reutilizarea plăcilor/chipleturilor necritice pe nodurile existente „destul de bune” poate economisi timp, costuri și resurse de dezvoltare, ca să nu mai vorbim de simplificarea procesului de testare.

Pentru cipuri unice, Intel trebuie să testeze diferite elemente de cip, cum ar fi memoria sau interfețele PCIe, succesiv, ceea ce poate fi un proces consumator de timp.În schimb, producătorii de cipuri pot testa și cipuri mici simultan pentru a economisi timp.capacele au, de asemenea, un avantaj în proiectarea cipurilor pentru game TDP specifice, deoarece designerii pot personaliza diferite cipuri mici pentru a se potrivi nevoilor lor de design.

Cele mai multe dintre aceste puncte sună familiare și sunt toți aceiași factori care au condus AMD pe calea chipset-ului în 2017. AMD nu a fost primul care a folosit modele bazate pe chipset, dar a fost primul producător important care a folosit această filozofie de design pentru a produce cipuri moderne în masă, ceva ce Intel pare să fi ajuns puțin târziu.Cu toate acestea, tehnologia de ambalare 3D propusă de Intel este mult mai complexă decât designul organic bazat pe strat intermediar al AMD, care are atât avantaje, cât și dezavantaje.

 图片1

Diferența se va reflecta în cele din urmă în cipurile finite, Intel spunând că noul cip stivuit 3D Meteor Lake este de așteptat să fie disponibil în 2023, Arrow Lake și Lunar Lake urmând să apară în 2024.

Intel a mai spus că cipul de supercomputer Ponte Vecchio, care va avea peste 100 de miliarde de tranzistori, este de așteptat să fie în centrul Aurora, cel mai rapid supercomputer din lume.


  • Anterior:
  • Următorul:

  • Scrie mesajul tău aici și trimite-l nouă