order_bg

produse

Circuite integrate cu chip IC logic de matrice de porți programabile în câmp FPGA XC18V04VQG44C noi originale

scurta descriere:


Detaliile produsului

Etichete de produs

Atributele produsului

TIP DESCRIERE
Categorie Circuite integrate (CI)

Memorie

Baluri de configurare pentru FPGA

Mfr AMD Xilinx
Serie -
Pachet Tavă
Stare produs Învechit
Tip programabil În sistem programabil
Capacitate de memorie 4Mb
Tensiune – Alimentare 3V ~ 3,6V
Temperatura de Operare 0°C ~ 70°C
Tip de montare Montaj de suprafață
Pachet / Cutie 44-TQFP
Pachetul dispozitivului furnizorului 44-VQFP (10×10)
Numărul produsului de bază XC18V04

Documente și media

TIP DE RESURSA LEGĂTURĂ
Foi de date Seria XC18V00
Informații de mediu Xiliinx RoHS Cert

Xilinx REACH211 Cert

Învechire PCN/ EOL Dispozitive multiple 01/Iun/2015

Mult Device EOL Rev3 9/mai/2016

Sfârșitul vieții 10/IAN/2022

Modificarea stării piesei PCN Piese reactivate 25/Apr/2016
Foaie de date HTML Seria XC18V00

Clasificări de mediu și export

ATRIBUT DESCRIERE
Stare RoHS Conform ROHS3
Nivelul de sensibilitate la umiditate (MSL) 3 (168 ore)
Stare REACH REACH neafectat
ECCN 3A991B1B1
HTSUS 8542.32.0071

Resurse aditionale

ATRIBUT DESCRIERE
Pachet standard 160

Memorie Xilinx – Proms de configurare pentru FPGA

Xilinx introduce seria XC18V00 de PROM-uri de configurare programabilă în sistem (Figura 1).Dispozitivele din această familie de 3,3 V includ un PROM de 4 megabiți, 2 megabiți, 1 megabit și 512 kilobiți care oferă o metodă ușor de utilizat și rentabilă pentru reprogramarea și stocarea fluxurilor de biți de configurare Xilinx FPGA.

Când FPGA este în modul Master Serial, generează un ceas de configurare care conduce PROM-ul.Un timp de acces scurt după ce CE și OE sunt activate, datele sunt disponibile pe pinul PROM DATA (D0) care este conectat la pinul FPGA DIN.Datele noi sunt disponibile la un timp scurt de acces după fiecare margine ascendentă a ceasului.FPGA generează numărul adecvat de impulsuri de ceas pentru a finaliza configurația.Când FPGA este în modul Slave Serial, PROM-ul și FPGA sunt tactate de un ceas extern.

Când FPGA este în modul Master Select MAP, FPGA generează un ceas de configurare care conduce PROM-ul.Când FPGA este în modul Slave Parallel sau Slave Select MAP, un oscilator extern generează ceasul de configurare care conduce PROM-ul și FPGA.După ce CE și OE sunt activate, datele sunt disponibile pe pinii DATE (D0-D7) ale PROM-ului.Datele noi sunt disponibile la un timp scurt de acces după fiecare margine ascendentă a ceasului.Datele sunt tactate în FPGA pe marginea ascendentă următoare a CCLK.Un oscilator care rulează liber poate fi utilizat în modurile Slave Parallel sau Slave Select MAP.

Mai multe dispozitive pot fi conectate în cascadă utilizând ieșirea CEO pentru a conduce intrarea CE a următorului dispozitiv.Intrările de ceas și ieșirile DATE ale tuturor PROM-urilor din acest lanț sunt interconectate.Toate dispozitivele sunt compatibile și pot fi conectate în cascadă cu alți membri ai familiei sau cu familia PROM serială programabilă unică XC17V00.


  • Anterior:
  • Următorul:

  • Scrie mesajul tău aici și trimite-l nouă