Circuite integrate cu cip logic Ic pentru matrice de poartă programabilă în câmp FPGA XQR17V16CC44V originală nouă

Xilinx introduce seria QPro™ XQR17V16 de înaltă densitate, PROM-uri de configurare QML întărite prin radiații, care oferă o metodă ușor de utilizat și rentabilă pentru stocarea fluxurilor mari de biți de configurare FPGA Xilinx.XQR17V16CC44V este un dispozitiv de 3,3 V cu o capacitate de stocare de 16 Mb și poate funcționa fie în modul serial, fie în modul octet.pentru schema bloc simplificată a arhitecturii dispozitivului XQR17V16.

Când FPGA este în modul Master Serial, generează un ceas de configurare care conduce PROM-ul.Un timp scurt de acces după marginea ceasului în creștere, datele apar pe pinul de ieșire PROM DATA care este conectat la pinul FPGA DIN.FPGA generează numărul adecvat de impulsuri de ceas pentru a finaliza configurația.Odată configurat, dezactivează PROM-ul.Când FPGA este în modul Slave Serial, PROM-ul și FPGA trebuie să fie tactate de un semnal de intrare.

Când FPGA este în modul Master SelectMAP, generează ceasul de configurare care conduce PROM-ul și FPGA.După marginea CCLK în creștere, datele sunt disponibile pe pinii PROM DATA (D0-D7).Datele vor fi tactate în FPGA pe marginea ascendentă următoare a CCLK.Când FPGA este în modul Slave SelectMAP, PROM-ul și FPGA trebuie să fie tactate de un semnal de intrare.Un oscilator freerunning poate fi folosit pentru a conduce CCLK.Dispozitivele multiple pot fi concatenate utilizând ieșirea CEO pentru a conduce intrarea CE a următorului dispozitiv.Intrările de ceas și ieșirile DATE ale tuturor PROM-urilor din acest lanț sunt interconectate.Toate dispozitivele sunt compatibile și pot fi conectate în cascadă cu alți membri ai familiei.Pentru programarea dispozitivelor, fie Xilinx ISE Foundation, fie software-ul ISE WebPACK compilează fișierul de proiectare FPGA într-un format standard Hex, care este apoi transferat la majoritatea programatorilor PROM comerciali.

Caracteristici
• Imunitatea Latch-Up la LET >120 MeV/cm2/mg
• TID garantat de 50 kRad(Si) per specificație 1019,5
• Fabricat pe substrat epitaxial
• Capacitate de stocare de 16 Mbit
• Funcționare garantată pe întregul interval de temperatură militară: –55°C până la +125°C
• Memorie programabilă unică (OTP) doar pentru citire, concepută pentru a stoca fluxurile de biți de configurare ale dispozitivelor FPGA Xilinx
• Moduri de configurare duale
♦ Configurare serială (până la 33 Mb/s)
♦ Paralel (până la 264 Mb/s la 33 MHz)
• Interfață simplă cu FPGA-urile Xilinx QPro
• Cascadabil pentru stocarea fluxurilor de biți mai lungi sau multiple
• Polaritate de resetare programabilă (activ High sau activ Low) pentru compatibilitate cu diferite soluții FPGA
• Proces CMOS cu poartă flotantă de putere redusă
• Tensiune de alimentare 3,3V
• Disponibil în pachete ceramice CK44(1)
• Suport de programare de către producători de frunte de programare
• Suport de proiectare folosind pachetele software ISE Foundation sau ISE WebPACK
• Garantat 20 de ani de păstrare a datelor
Programare
Dispozitivele pot fi programate pe programatori furnizați de Xilinx sau furnizori terți calificați.Utilizatorul trebuie să se asigure că sunt utilizate algoritmul de programare corespunzător și cea mai recentă versiune a software-ului de programare.Alegerea greșită poate deteriora permanent dispozitivul.
Descriere
• Imunitatea Latch-Up la LET >120 MeV/cm2/mg
• TID garantat de 50 kRad(Si) per specificație 1019,5
• Fabricat pe substrat epitaxial
• Capacitate de stocare de 16 Mbit
• Funcționare garantată pe întregul interval de temperatură militară: –55°C până la +125°C
• Memorie programabilă unică (OTP) doar pentru citire, concepută pentru a stoca fluxurile de biți de configurare ale dispozitivelor FPGA Xilinx
• Moduri de configurare duale
♦ Configurare serială (până la 33 Mb/s)
♦ Paralel (până la 264 Mb/s la 33 MHz)
• Interfață simplă cu FPGA-urile Xilinx QPro
• Cascadabil pentru stocarea fluxurilor de biți mai lungi sau multiple
• Polaritate de resetare programabilă (activ High sau activ
Scăzut) pentru compatibilitate cu diferite soluții FPGA
• Proces CMOS cu poartă flotantă de putere redusă
• Tensiune de alimentare 3,3V
• Disponibil în pachete ceramice CK44(1)
• Suport de programare de la un programator de top
producatori
• Suport de proiectare folosind Fundația ISE sau ISE
Pachete software WebPACK
• Garantat 20 de ani de păstrare a datelor