Merrillchip Nou și original în stoc Componente electronice circuit integrat IC DS90UB928QSQX/NOPB

1.

FPDLINK este o magistrală de transmisie diferențială de mare viteză, proiectată de TI, utilizată în principal pentru a transmite date de imagine, cum ar fi datele camerei și afișajului.Standardul evoluează constant, de la perechea originală de linii care transmite imagini 720P@60fps până la capacitatea actuală de a transmite 1080P@60fps, cipurile ulterioare suportând rezoluții de imagine și mai mari.Distanța de transmisie este, de asemenea, foarte mare, ajungând la aproximativ 20 m, ceea ce o face ideală pentru aplicații auto.

FPDLINK are un canal de înaintare de mare viteză pentru transmiterea datelor de imagine de mare viteză și o mică parte a datelor de control.Există, de asemenea, un canal invers cu viteză relativ mică pentru transmiterea informațiilor de control invers.Comunicațiile înainte și înapoi formează un canal de control bidirecțional, ceea ce duce la designul inteligent al I2C în FPDLINK, care va fi discutat în această lucrare.

FPDLINK este folosit cu un serializator și un deserializator împerecheate, CPU-ul poate fi conectat fie la serializator, fie la deserializator, în funcție de aplicație.De exemplu, într-o aplicație de cameră, senzorul camerei se conectează la serializator și trimite date către deserializator, în timp ce CPU primește datele trimise de la deserializator.Într-o aplicație de afișare, CPU trimite date către serializator, iar deserializatorul primește datele de la serializator și le trimite pe ecranul LCD pentru afișare.

2.

I2c al procesorului poate fi apoi conectat la i2c al serializatorului sau al deserializatorului.Cipul FPDLINK primește informațiile I2C trimise de CPU și transmite informațiile I2C la celălalt capăt prin intermediul FPDLINK.După cum știm, în protocolul i2c, SDA este sincronizat prin SCL.În aplicațiile generale, datele sunt blocate pe marginea ascendentă a SCL, ceea ce necesită ca masterul sau slave să fie pregătit pentru date pe marginea descendentă a SCL.Totuși, în FPDLINK, deoarece transmisia FPDLINK este cronometrată, nu există nicio problemă când masterul trimite date, cel mult slave primește datele cu câteva ceasuri mai târziu decât le trimite masterul, dar există o problemă când slave îi răspunde masterului , de exemplu, când slave răspunde masterului cu un ACK atunci când ACK-ul este transmis masterului, acesta este deja mai târziu decât timpul trimis de slave, adică a trecut deja prin întârzierea FPDLINK și este posibil să fi ratat creșterea marginea SCL.

Din fericire, protocolul i2c ține cont de această situație.i2c spec specifică o proprietate numită i2c stretch, ceea ce înseamnă că slave i2c poate trage SCL-ul în jos înainte de a trimite ACK-ul dacă nu este gata, astfel încât masterul să eșueze atunci când încearcă să tragă SCL-ul în sus, astfel încât masterul va continua să încerce să trageți SCL-ul în sus și așteptați, Prin urmare, atunci când analizăm forma de undă i2c pe partea slave FPDLINK, vom descoperi că de fiecare dată când partea de adresă slave este trimisă, există doar 8 biți, iar ACK-ul va fi răspuns mai târziu.

Cipul FPDLINK de la TI profită din plin de această caracteristică, în loc să redirecționeze pur și simplu forma de undă i2c primită (adică păstrând aceeași viteză de transmisie ca și emițătorul), retransmite datele primite la viteza de transmisie setată pe cipul FPDLINK.Prin urmare, acest lucru este important de reținut atunci când analizați forma de undă i2c pe partea slave FPDLINK.Rata de transmisie i2c a procesorului poate fi de 400K, dar rata de transmisie i2c pe partea slave FPDLINK este de 100K sau 1M, în funcție de setările SCL ridicate și scăzute din cipul FPDLINK.