(Componente electronice) 5V927PGGI8

Atributele produsului

Documente și media

Clasificări de mediu și export

Resurse aditionale

Detalii produs
PROCESOR DE SEMNAL DIGITAL PE 24 DE BITI

Motorola DSP56307, un membru al familiei DSP56300 de procesoare de semnal digital programabile (DSP), acceptă aplicații de infrastructură fără fir cu operațiuni generale de filtrare.Coprocesorul de filtru îmbunătățit pe cip (EFCOP) procesează algoritmii de filtrare în paralel cu funcționarea de bază, crescând astfel performanța și eficiența generală a DSP.La fel ca și ceilalți membri ai familiei, DSP56307 utilizează un motor de înaltă performanță, cu un singur ciclu de ceas pe instrucțiune (compatibil cu codul cu familia populară de bază Motorola DSP56000), un comutator baril, adresare pe 24 de biți, un cache de instrucțiuni și un controler de acces direct la memorie, ca în Figura 1. DSP56307 oferă performanță la 100 de milioane de instrucțiuni (MIPS) pe secundă folosind un ceas intern de 100 MHz cu miez de 2,5 volți și putere independentă de intrare/ieșire de 3,3 volți.

Prezentare generală
Folosind arhitectura bazată pe coloane ASMBL (Advanced Silicon Modular Block) de a doua generație, XC5VLX330T-3FFG1738I conține cinci platforme distincte (sub-familii), cea mai mare alegere oferită de orice familie FPGA.Fiecare platformă conține un raport diferit de caracteristici pentru a răspunde nevoilor unei game largi de modele logice avansate.În plus față de cea mai avansată țesătură logică de înaltă performanță, FPGA-urile XC5VLX330T-3FFG1738I conțin multe blocuri la nivel de sistem hard-IP, inclusiv RAM/FIFO-uri puternice de 36 kbit, secțiuni DSP de a doua generație de 25 x 18, tehnologie Select IO cu în impedanță controlată digital, blocuri de interfață sincronă sursă Chip Sync, funcționalitate de monitorizare a sistemului,

CARACTERISTICI
Nucleu DSP56300 de înaltă performanță
● 100 de milioane de instrucțiuni pe secundă (MIPS) cu un ceas de 100 MHz la miez de 2,5 V și 3,3 VI/O
● Cod obiect compatibil cu nucleul DSP56000
● Set de instrucțiuni foarte paralel
● Unitatea logică aritmetică a datelor (ALU)
- Acumulator-multiplicator paralel pe 24 x 24 biți complet canalizat
- Schimbător de baril paralel pe 56 de biți (schimbare rapidă și normalizare; generare și analizare a fluxului de biți)
- Instrucțiuni ALU condiționate
- Suport aritmetic pe 24 sau 16 biți sub control software
● Unitate de control al programului (PCU)
- Suport cod independent de poziție (PIC).
- Moduri de adresare optimizate pentru aplicațiile DSP (inclusiv compensații imediate)
- Controler pentru cache de instrucțiuni pe cip
- Stivă hardware extensibilă cu memorie pe cip
- Bucle DO hardware imbricate
- Întreruperi rapide cu revenire automată
● Acces direct la memorie (DMA)
- Șase canale DMA care acceptă accese interne și externe
- Transferuri uni, bidimensionale și tridimensionale (inclusiv tamponare circulară)
- Întreruperi la sfârșitul blocului de transfer
- Declanșarea de la liniile de întrerupere și toate perifericele
● Buclă blocată în fază (PLL)
- Permite modificarea factorului de divizare a puterii reduse (DF) fără pierderea blocării
- Ceas de ieșire cu eliminare a deformarii
● Suport de depanare hardware
- Modulul On-Chip Emulation (On CE).
- Port de acces de testare (TAP) al grupului de acțiuni de testare comună (JTAG)
- Modul de urmărire a adresei reflectă accesările interne ale programului RAM la portul extern